Informacionnye TehnologiiInformacionnye TehnologiiИнформационные технологии1684-6400New Technologies Publishing House70218810.17587/it.31.65-71Cad-systemsСистемы автоматизированного проектированияResearch ArticleA method for implementing address translation unit for use in solid-state drive controllersМетодика трансляции адресов в контроллерах твердотельных накопителей информацииLyubavinK. D.ЛюбавинК. Д.
Russian Federation

Lead Engineer, Department of Logical Design

ведущий инженер

klyubavin@kraftway.ruTelpukhovD. V.ТельпуховД. В.
Russian Federation

Dr. Sc., Deputy Director General for Science

д-р техн. наук, зам. генерального директора по научной работе

telpukhov@alphachip.ruKraftway Corporation PLC JSCАО "Крафтвэй Корпорэйшн ПЛС"AlphaCHIP LLCООО Альфачип1502202531265710402202604022026Copyright ©; 2025, Informacionnye TehnologiiCopyright ©; 2025, Информационные технологии2025Informacionnye TehnologiiИнформационные технологииhttps://journals.eco-vector.com/1684-6400/article/view/702188

The paper proposes a method for implementing the translation of logical addresses of host requests of stored data into physical addresses of data located in an array of non-volatile NAND Flash memory. The main limitations of working with NAND Flash memory are described, and a set of mechanisms for solving the problem of address translation is proposed. Additionally, optimization methods of the translation table cells are described to achieve high optimization of interaction with the memory buffer allocated for storing the address translation table. The proposed methods and the described features can be used in the development of address translation units of modern high-performance solid-state drive (SSD) controllers with high logical capacity.

Предложен метод реализации трансляции логических адресов хост-запросов хранимых данных в физические адреса данных, располагающихся в массиве энергонезависимой NAND Flash памяти. Описаны основные ограничения при работе с NAND Flash памятью, а также предложен набор механизмов для решения задачи трансляции адресов, которые учитывают описанные ограничения по работе с энергонезависимой памятью. Дополнительно описаны методы оптимизации ячейки таблицы трансляции для достижения высокой эффективности при взаимодействии с буфером памяти, выделенным под хранение таблицы трансляции адресов. Предложенные методы и описанные особенности могут быть использованы при разработке узлов трансляции адресов современных высокопроизводительных контроллеров твердотельных накопителей информации, обладающих высокой логической емкостью.

solid state drivesSSDflash translation layerFTLgarbage collectorNVMesystem on a chipтвердотельные накопители информацииТНИтрансляция адресовэнергонезависимая памятьалгоритм сборки мусорасистема на кристаллеСнКNVMeYoon CW. The Fundamentals of NAND Flash Memory: Technology for tomorrow’s fourth industrial revolution, IEEE Solid-State Circuits Magazine, 2022, vol. 14, pp. 56—65, doi: 10.1109/mssc.2022.3166466.Yoon C. W. The Fundamentals of NAND Flash Memory: Technology for tomorrow’s fourth industrial revolution // IEEE Solid-State Circuits Magazine. 2022. Vol. 14. P. 56—65. DOI: 10.1109/mssc.2022.3166466Kim S. S., Yong S. K., Kim W., Kang S., Park H. W., Yoon K. J., Sheen D. S., Lee S., Hwang C. S. Review of Semiconductor Flash Memory Devices for Material and Process Issues, Adv Mater., 2023, Oct., vol. 35, no. 43, pp. e2200659, doi: 10.1002/adma.202200659, Epub 2022 May 22, PMID: 35305277.Kim S. S., Yong S. K., Kim W., Kang S., Park H. W., Yoon K. J., Sheen D. S., Lee S., Hwang C. S. Review of Semiconductor Flash Memory Devices for Material and Process Issues // Adv Mater. 2023. Oct. Vol. 35, N. 43. P. e2200659. DOI: 10.1002/adma.202200659. Epub 2022 May 22. PMID: 35305277.Sheng J., Xu P., Qiu M., Luo Y., Ding L., Yao Z., He B., Goi S., Ma W. Bit upset and performance degradation of NAND flash memory induced by total ionizing dose effects, AIP Advances, 2023, vol. 13, pp. 045203, doi: 10.1063/5.0139928.Sheng J., Xu P., Qiu M., Luo Y., Ding L., Yao Z., He B., Goi S., Ma W. Bit upset and performance degradation of NAND flash memory induced by total ionizing dose effects // AIP Advances. 2023. Vol. 13. P. 045203. DOI: 10.1063/5.0139928.Solovyev R. A., Stempkovsky A. L., Telpukhov D. V. Study of Fault Tolerance Methods for Hardware Implementations of Convolutional Neural Networks, Opt. Mem. Neural Networks, 2019, vol. 28, pp. 82—88, available at: https://doi.org/10.3103/S1060992X19020103Solovyev R. A., Stempkovsky A. L., Telpukhov D. V. Study of Fault Tolerance Methods for Hardware Implementations of Convolutional Neural Networks // Opt. Mem. Neural Networks. 2019. Vol. 28. P. 82—88. URL: https://doi.org/10.3103/S1060992X19020103Gavrilov S. V., Gurov S. I., Zhukova T. D. et al. Methods to Increase Fault Tolerance of Combinational Integrated Microcircuits by Redundancy Coding, Comput Math Model., 2017, vol. 28, pp. 400—406, available at: https://doi.org/10.1007/s10598-017-9372-3.Gavrilov S. V., Gurov S. I., Zhukova T. D. et al. Methods to Increase Fault Tolerance of Combinational Integrated Microcircuits by Redundancy Coding // Comput Math Model. 2017. Vol. 28. P. 400—406. URL: https://doi.org/10.1007/s10598-017-9372-3Sheng J., Qiu M., Xu P., Ding L., Luo Y., Yao Z., Zhang F., Gou S., Wang Z., Xue Y. Estimation method for bit upset ratio of NAND flash memory induced by heavy ion irradiation, AIP Advances, 2024, vol. 14, doi: 10.1063/5.0188085.Sheng J., Qiu M., Xu P., Ding L., Luo Y., Yao Z., Zhang F., Gou S., Wang Z., Xue Y. Estimation method for bit upset ratio of NAND flash memory induced by heavy ion irradiation // AIP Advances. 2024. Vol. 14. DOI: 10.1063/5.0188085.Novotný R., Kadlec J., Kuchta R. NAND Flash Memory Organization and Operations, Journal of Information Technology & Software Engineering, 2015, vol. 5, iss. 1, pp. 8, doi: 10.4172/2165-7866.1000139.Novotný R., Kadlec J., Kuchta R. NAND Flash Memory Organization and Operations // Journal of Information Technology & Software Engineering. 2015. Vol. 5, Iss. 1. P. 8. DOI: 10.4172/2165-7866.1000139.Open NAND Flash Interface Specification, Revision 5.1. Intel Corporation, Micron Technology, Inc., Phison Electronics Corp., Western Digital Corporation, SK Hynix, Inc., Sony Corporation, 2022, 398 p.Open NAND Flash Interface Specification, Revision 5.1. Intel Corporation, Micron Technology, Inc., Phison Electronics Corp., Western Digital Corporation, SK Hynix, Inc., Sony Corporation, 2022. 398 p.Liubavin K. Features of the development of a highperformance commands processing subsystem of modern solidstate drive controllers, Proceedings of Microelectronics 2023, Collection of abstracts, Sirius Science and Art Park, October 9—14, 2023, pp. 74—76 (In Russian).Любавин К. Д. Особенности разработки высокопроизводительной подсистемы обработки команд современных контроллеров твердотельных накопителей информации // Российский форум "Микроэлектроника 2023", 9-я Научная конференция "ЭКБ и микроэлектронные модули". Сб. тезисов. Парк науки и искусства "Сириус", 9—14 октября 2023 г. М.: ТЕХНОСФЕРА, 2023. С. 74—76.Liubavin K. Development of a high-performance NAND memory controller with a programmable ONFI/Toggle interface command system, Proceedings of Microelectronics 2023, Collection of abstracts, Sirius Science and Art Park, October 9—14, 2023, pp. 77—79 (in Russian).Любавин К. Д. Разработка высокопроизводительного контроллера NAND—памяти с программируемой системой команд интерфейса ONFI/Toggle // Российский форум "Микроэлектроника 2023", 9-я Научная конференция "ЭКБ и микроэлектронные модули". Сборник тезисов. Парк науки и искусства "Сириус", 9—14 октября 2023 г. М.: ТЕХНОСФЕРА, 2023. С. 77—79.Lyubavin K., Telpukhov D. Methods for Constructing High-Performance Interconnects in System-on-Chip Designs, Informazionnye Tehnologii, 2024, vol. 25, no. 8, pp. 433—439 (in Russian), doi: 10.17587/it.30.433-439.Любавин К. Д., Тельпухов Д. В. Методы построения высокопроизводительных межсоединений системных шин для применения в системах на кристалле // Информационные технологии. 2024. Т. 30, № 8. С. 433—439.McEwan A. A. Pre-Emptive Garbage Collection for SSD RAID / A. A. McEwan, M. Z. Komsul, 2016 Euromicro Conference on Digital System Design (DSD), Limassol, Cyprus, 2016, pp. 356—363, doi: 10.1109/DSD.2016.96.__McEwan A. A., Komsul M. Z. Pre-Emptive Garbage Collection for SSD RAID // 2016 Euromicro Conference on Digital System Design (DSD). Limassol, Cyprus. 2016. P. 356—363. DOI: 10.1109/DSD.2016.96.