Informacionnye TehnologiiInformacionnye TehnologiiИнформационные технологии1684-6400New Technologies Publishing House70228710.17587/it.31.171-183Cad-systemsСистемы автоматизированного проектированияReview ArticleCreation of a Russian import-independent system for automated design of digital integrated circuits based on the OpenlaneСоздание российской импортонезависимой системы автоматизированного проектирования цифровых интегральных схем на базе маршрута OpenLaneStempkovskiyA. L.СтемпковскийА. Л.
Russian Federation

Academician of the RAS, PhD, professor, General Director

академик РАН, д-р техн. наук, проф., генеральный директор

stal@alphachip.ruDojdevV. S.ДождевВ. С.
Russian Federation

Director of the Digital Technologies Department

директор департамента цифровых технологий

dozhdevvs@minprom.gov.ruZablotskiyA. V.ЗаблоцкийА. В.
Russian Federation

Deputy Head of the Information Research Directorate — Head of the Center for Advanced Electronics

заместитель руководителя направления информационных исследований — руководитель Центра перспективной электроники

zalex@fpi.gov.ruMurashevA. V.МурашовА. В.
Russian Federation

Project Manager of the Center for Advanced Electronics, Information Research Directorate

руководитель проекта Центра перспективной электроники направления информационных исследований

murash-v@mail.ruSolovyevR. A.СоловьевР. А.
Russian Federation

Corresponding Member of the RAS, PhD, Deputy General Director for Innovation

чл.-корр. РАН, д-р техн. наук, заместитель генерального директора по инновационной деятельности

turbo@alphachip.ruTelpuhovD. V.ТельпуховД. В.
Russian Federation

Deputy General Director for Research, PhD

д-р техн. наук, заместитель генерального директора по научной работе

telpukhov@alphachip.ruPerverzevL. E.ПереверзевЛ. Е.
Russian Federation

Technical Director

технический директор

leonidp@alphachip.ruZhukovaT. D.ЖуковаТ. Д.
Russian Federation

PhD, Chief Specialist

главный специалист, канд. техн. наук

zhukova@alphachip.ruMkrtychanI. A.МкртычанИ. А.
Russian Federation

Head of Department

начальник отдела

mkrtychan@alphachip.ruDemidovE. D.ДемидовЕ. Д.
Russian Federation

Engineer

инженер

demidov@alphachip.ru"Alphachip" LLCООО "Альфачип"Ministry of Industry and Trade of the Russian FederationМинистерство промышленности и торговли РФAdvanced Research FoundationФонд перспективных исследований150420253141711830702202607022026Copyright ©; 2025, Informacionnye TehnologiiCopyright ©; 2025, Информационные технологии2025Informacionnye TehnologiiИнформационные технологииhttps://journals.eco-vector.com/1684-6400/article/view/702287

This article describes a brief history of the development of the CAD system for integrated circuit design in Russia. The background of the beginning of the import-independent Russian CAD for digital integrated circuit design "Obiidian" is presented. What tasks were set for the developers and which results have been achieved up to the present. The results of a large set of tests obtained by "Obiidian" to compare this system with commercial CAD tools for digital integrated circuit design are presented. Further directions of the development of CAD of digital integrated circuits have been determined for separate stages of the design route.

Представлена краткая история развития систем автоматизированного проектирования (САПР) интегральных схем в России. Изложена предыстория начала разработки импортонезависимой российской САПР цифровых интегральных схем (ЦИС) "Обсидиан". Сформулированы задачи, поставленные перед разработчиками, и показаны результаты, достигнутые к настоящему времени. Приведены результаты сравнения "Обсидиан" с коммерческими САПР ЦИС на большом наборе тестов. Определены дальнейшие направления разработки САПР ЦИС по отдельным этапам маршрута проектирования.

design flowsintegrated circuitsopen source softwarespecial types of analysisdigital designмаршруты проектированияинтегральные схемыпрограммы с открытым кодомсвободно распространяемые программные средстваспециальные виды анализацифровое проектированиеMalashevich B. M., Filatov V. I. Kratkaya istoriya razvitiya i vnedreniya ASU i SAPR IET (in Russian), available at: https://www.computer-museum.ru/histussr/%D0%98%D1%81%D1%82%D0%BE%D1%80%D0%B8%D1%8F%20%D1%80%D0%B0%D0%B7%D0%B2%D0%B8%D1%82%D0%B8%D1%8F%20%D0%B8%20%D0%B2%D0%BD%D0%B5%D0%B4%D1%80%-D0%B5%D0%BD%D0%B8%D1%8F%20%D0%A1%D0%90%D0%9F%D0%A0%20%D0%98%D0%AD%D0%A2%20%D0%B2%20%D0%9C%D0%AD%D0%9F2.pdf (date of access:: 22.01.25).Малашевич Б. М., Филатов В. И. Краткая история развития и внедрения АСУ и САПР ИЭТ. URL: https://www.computer-museum.ru/histussr/%D0%98%D1%81%D1%82%D0%BE%D1%80%D0%B8%D1%8F%20%D1%80%D0%B0%D0%B7%D0%B2%D0%B8%D1%82%D0%B8%D1%8F%20%D0%B8%20%D0%B2%D0%BD%D0%B5%D0%B4%D1%80%D0%B5%D0%BD%D0%B8%D1%8F%20%D0%A1%D0%90%D0%9F%D0%A0%20%D0%98%D0%AD%D0%A2%20%D0%B2%20%D0%9C%D0%AD%D0%9F2.pdf (дата обращения: 22.01.25).Ajayi T., Blaauw D. OpenROAD: Toward a self-driving, opensource digital layout implementation tool chain, Proceedings of Government Microcircuit Applications and Critical Technology Conference, 2019.Ajayi T., Blaauw D. OpenROAD: Toward a self-driving, open-source digital layout implementation tool chain // Proceedings of Government Microcircuit Applications and Critical Technology Conference. 2019.OpenLane: Automated RTL to GDSII Flow, available at: https://github.com/The-OpenROAD-Project/OpenLane (date of access: 22.01.25).OpenLane: Automated RTL to GDSII Flow. URL: https:// github.com/The-OpenROAD-Project/OpenLane (дата обращения: 22.01.25).Li X., Huang Z., Tao S., Huang Z. et al. iEDA: An Opensource infrastructure of EDA, 2024 29th Asia and South Pacific Design Automation Conference (ASP-DAC). IEEE, 2024, pp. 77—82.Li X., Huang Z., Tao S., Huang Z. и др. iEDA: An Open-source infrastructure of EDA // 2024 29th Asia and South Pacific Design Automation Conference (ASP-DAC). IEEE. 2024. С. 77—82.Software QFlow, available at: https://github.com/RTimothyEdwards/qflow (date of access: 22.01.25).ПО QFlow. URL: https://github.com/RTimothyEdwards/qflow (дата обращения: 22.01.25).Software Alliance/Coriolis VLSI CAD Tools, available at: https://github.com/lip6/coriolis (date of access: 22.01.25).ПО Alliance/Coriolis VLSI CAD Tools. URL: https://github.com/lip6/coriolis (дата обращения: 22.01.25).Documentation for Alliance/Coriolis VLSI CAD Tools, available at: https://coriolis.lip6.fr/ (date of access: 22.01.25).Документация Alliance/Coriolis VLSI CAD Tools. URL: https://coriolis.lip6.fr/ (дата обращения: 22.01.25).Software Silicon Compiler, available at: https://github.com/siliconcompiler/siliconcompiler (date of access: 22.01.25).ПО Silicon Compiler. URL: https://github.com/silicon-compiler/siliconcompiler (дата обращения: 22.01.25).OpenROAD Flow Scripts. URL: https://github.com/The-OpenROAD-Project/OpenROAD-flow-scripts (date of access: 22.01.25).OpenROAD Flow Scripts. URL: https://github.com/The-OpenROAD-Project/OpenROAD-flow-scripts (дата обращения: 22.01.25).Ajayi T., Chhabria V. A., Fogaca M., Hashemi S. et al. Toward an open-source digital flow: First learnings from the openroad project, Proceedings of the 56th Annual Design Automation Conference 2019, pp. 1—4.Ajayi T., Chhabria V. A., Fogaca M., Hashemi S. и др. Toward an open-source digital flow: First learnings from the openroad project // Proceedings of the 56th Annual Design Automation Conference 2019. 2019. С. 1—4.Software iEDA, available at: https://github.com/OSCC-Project/iEDA (date of access: 22.01.25).ПО iEDA. URL: https://github.com/OSCC-Project/iEDA (дата обращения: 22.01.25).Software OpenLane 2, available at: https://github.com/efabless/openlane2 (date of access: 22.01.25).ПО OpenLane 2. URL: https://github.com/efabless/openlane2 (дата обращения: 22.01.25).Documentation for software OpenLane 2, available at: https://openlane2.readthedocs.io/en/latest/getting_started/new-comers/index.html (date of access: 22.01.25).Документация для ПО OpenLane 2. URL: https://open-lane2.readthedocs.io/en/latest/getting_started/newcomers/index.html (дата обращения: 22.01.25).Solovyev R. A., Telpukhov D. V., Demidov E. D., Shafeev I. I. Fast Analysis of Static IR Drop Effect Based on Machine Learning Methods, Proceedings of the Institute for System Programming of the RAS (Proceedings of ISP RAS), 2023, vol. 35, no. 5, pp. 127—144 (in Russian).Соловьев Р. А., Тельпухов Д. В., Демидов Е. Д., Шафеев И. И. Быстрый анализ статического IR drop эффекта на базе методов машинного обучения // Труды Института системного программирования РАН. 2023. Т. 35. № 5. С. 127—144.Sundareswaran S., Nechanicka L., Panda R., Gavrilov S., Solovyev R., Abraham J. A timing methodology considering within-die clock skew variations, 2008 IEEE International SOC Conference. IEEE, 2008, pp. 351—356.Sundareswaran S., Nechanicka L., Panda R., Gavrilov S., Solovyev R., Abraham J. A timing methodology considering within-die clock skew variations // 2008 IEEE International SOC Conference. IEEE, 2008. P. 351—356.Solovyev R. A., Gavrilov S. V., Glebov A. L. Statistical timing analysis aware of reconvergence of conduction paths and transition variations, Problems of Perspective Micro- and Nanoelectronic Systems Development, Moscow, IPPM RAS, 2008, no. 1, pp. 24—29 (in Russian).Соловьев Р. А., Глебов А. Л., Гаврилов С. В. Статистический анализ быстродействия с учетом реконвергенции проводящих путей и вариации фронтов // Проблемы разработки перспективных микро-и наноэлектронных систем (МЭС). 2008. № . 1. С. 24—29.Wang Z., Wang J., Yang Q., Bai Y., Li X., Chen L., Wu F. Towards Next-Generation Logic Synthesis: A Scalable Neural Circuit Generation Framework, The Thirty-eighth Annual Conference on Neural Information Processing Systems, 2024.Wang Z., Wang J., Yang Q., Bai Y., Li X., Chen L., Wu F. Towards Next-Generation Logic Synthesis: A Scalable Neural Circuit Generation Framework // The Thirty-eighth Annual Conference on Neural Information Processing Systems. 2024.Huang G., Hu J., He Y., Liu J., Ma M., Shen Z., Wang Y. Machine learning for electronic design automation: A survey, ACM Transactions on Design Automation of Electronic Systems (TODAES), 2021, vol. 26, no. 5, pp. 1—46.Huang G., Hu J., He Y., Liu J., Ma M., Shen Z., Wang Y. Machine learning for electronic design automation: A survey // ACM Transactions on Design Automation of Electronic Systems (TODAES). 2021. Vol. 26, N. 5. P. 1—46.Lin Y., Dhar S., Li W., Ren H., Khailany B., Pan D. Z. Dreamplace: Deep learning toolkit-enabled gpu acceleration for modern vlsi placement, Proceedings of the 56th Annual Design Automation Conference 2019, pp. 1—6.Lin Y., Dhar S., Li W., Ren H., Khailany B., Pan D. Z. Dreamplace: Deep learning toolkit-enabled gpu acceleration for modern vlsi placement //Proceedings of the 56th Annual Design Automation Conference 2019. 2019. P. 1—6.Lin S., Liu J., Wong M. D. InstantGR: Scalable GPU parallelization for global routing, 2024 ACM/IEEE International Conference on Computer Aided Design (ICCAD), 2024.Lin S., Liu J., Wong M. D. InstantGR: Scalable GPU parallelization for global routing // 2024 ACM/IEEE International Conference On Computer Aided Design (ICCAD). 2024.