Разработка и исследование контроллера магистрали VME


Цитировать

Полный текст

Аннотация

В статье рассмотрен вариант реализации на базе ПЛИС контроллера сопряжения сигнального процессора ADSP-21364 с магистралью VME. Контроллер реализован на базе семейства ПЛИС Cyclone II корпорации Altera-EP2C5Q208I8. Определены предельные скорости обмена информации при максимальной достоверности при различных условиях эксплуатации

Список литературы

  1. Пивоваров В.В., Юминов О.Б. Проектирование контроллера обмена данных между сигнальным процессором ADSP-21364 SHARC и магистралью микропроцессорных систем VME // Cб. докладов 5-й РНТК «Приборостроение в XXI веке. Интеграция науки, образования и производства». Ижевск, 2008. - С. 321-324.
  2. ГОСТ Р МЭК 821-2000. Магистраль микропроцессорных систем для обмена информацией, разрядностью от 1 до 4 байт (Магистраль VME). Госстандарт России, 2000. - 214 с.
  3. ADSP-2136x SHARC Processor Hardware Reference. Analog Devices, Inc. <http://www>. analog.com
  4. QUARTUS II handbook, Volume 1. Altera Corporation. <http://www.altera.com>

Дополнительные файлы

Доп. файлы
Действие
1. JATS XML
Скачать

© Хворенков В.В., Юминов О.Б., Пивоваров В.В., 2010

Creative Commons License
Эта статья доступна по лицензии Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International License.