MODELING FAULT TOLERANT ELEMENT FOR AEROSPACE COMPUTER COMPLEXES

Full Text

Введение. Надёжность применения [1; 2] цифровой аппаратуры для аэрокосмических вычислительных комплексов определяется в том числе и её радиационной стойкостью [3-5]. Радиационная стойкость - это свойство аппаратуры, комплектующих элементов и материалов выполнять свои функции и сохранять параметры в пределах установленных норм во время или после ионизирующего излучения [1]. Лидером создания радиационно стойких микросхем за рубежом является компания Atmel [4; 5]. Для обеспечения радиационной стойкости применяют дорогостоящие технологии, например, кремний на диэлектрике. Используют отключение питания на период воздействия тяжёлых заряженных частиц, помехоустойчивое кодирование, сохранение нескольких состояний шины данных с некоторым интервалом для последующего голосования по большинству голосов, например, «два из трёх», «три из пяти». Методы обеспечения радиационной стойкости путём создания специальной архитектуры - RHBD (Radiation Hardened By Design) включают тройное структурное резервирование (Triple Modular Redundancy, TMR) или мажоритирование (голосование по большинству). Мажоритарное резервирование также используется в программируемых логических интегральных схемах (ПЛИС) - FPGA [6] (field-programmable gate array) серии VirtexTM фирмы Xilinx [7-9]. При этом схемотехнические детали применяемых мажоритарных схем в указанных источниках и документации фирм-производителей не раскрываются. В связи с этим вызывает интерес анализ и моделирование таких схем с целью выяснения их особенностей. Тристабильные буферы. Вычисление мажоритарной функции по выходам трёх каналов с раздельным питанием А, В, С в ПЛИС типа FPGA может выполняться в так называемых LUT (Look Up Table), которые представляют собой ПЗУ на основе мультиплексора, входы данных которого и фиксируют заданную логическую функцию [5]. В архитектуре VirtexTM фирмы Xilinx [6] описано использование для этих целей внутренних тристабильных буферов (3-state buffers, BUFT). Рассмотрим модель тристабильного буфера в системе схемотехнического моделирования National Instruments Electronics Workbench Group [9] (рис. 1, 2). Таким образом, на рис. 2 показана реализация третьего состояния (высокоимпедансного состояния) на выходе буфера. Согласно [7-9] мажоритирование реализуется по схеме на основе тристабильных буферов (рис. 3). а б Рис. 1. Тристабильный буфер на основе инвертора. Разрешение Е1 = 0 (активно): а - передача D1 = 1; б - передача D1 = 0 а б Рис. 2. Тристабильный буфер на основе инвертора. Разрешение Е1 = 1 (неактивно): а - попытка передачи D1 = 1; б - попытка передачи D1 = 0 Рис. 3. Мажоритарное устройство (Majority Vote Circuit) на основе тристабильных буферов a б в г Рис. 4. Реализация буфера без инверсии данных с резистором Pullup на выходе: a - выход в состоянии высокого импеданса, попытка передачи 0; б - выход в состоянии высокого импеданса, попытка передачи 1; в - имеется разрешающий сигнал, передача 1; г - имеется разрешающий сигнал, передача 0 а б Рис. 5. Мажоритарный элемент на основе тристабильных буферов: а - на наборе 000 на выходе 0; б - на наборе 100 на выходе 1 Схема рис. 3 предполагает монтажное «И» с использованием нагрузочного резистора (типа Pullup). Модель мажоритарного устройства на основе тристабильных буферов с использованием нагрузочного резистора 30 кОм в системе схемотехнического моделирования National Instruments Electronics Workbench Group [10] представлена на рис. 4. Таким образом, буфер функционирует: при наличии разрешения информация передаётся; передача данных осуществляется через два последовательно включенных инвертора на транзисторах Т5, Т6, Т7, Т8 соответственно. Транзисторы Т3, Т4 осуществляют формирование третьего состояния на выходе z1 при отсутствии разрешения = 0. При отсутствии разрешения на выходе возникает третье состояние, но за счёт резистора формируется сигнал 1. Мажоритирование на основе тристабильных буферов. Модель мажоритарного устройства на основе тристабильных буферов, рассматриваемых как библиотечные элементы, в системе схемотехнического моделирования National Instruments Electronics Workbench Group [10] представлена на рис. 5. Таким образом, мажоритарная функция на выходе схемы рис. 5 не реализуется. Тем не менее, в [6] указано, что в ПЛИС Virtex используется так называемая логика горизонтальной шины (Virtex Horizontal Bus Logic) (рис. 6). Таким образом, реализуется мажоритарная функция в виде AB +AC+ BC = (A+B)(А+С)(B+C). То есть выполнено преобразование с использованием дистрибутивного закона. Однако аппаратная реализация схемы (рис. 6, б) скрыта от пользователя. Предлагаемая реализация мажоритара со второй ступенью буферов в системе схемотехнического моделирования National Instruments Electronics Workbench Group [10] изображена на рис. 7, 8. а б Рис. 6. Логика горизонтальной шины: а - схема подключения буферов на выходе конфигурируемых логических блоков к горизонтальным шинам; б - эквивалентная схема мажоритарного устройства; T - сигнал управления третьим состоянием; I - информационный сигнал а б в г Рис. 7. Мажоритирование на основе тристабильных буферов без использования LUT. Моделирование на наборах: а - 000; б - 001; в - 010; г - 011 а б в г Рис. 8. Мажоритирование на основе тристабильных буферов без использования LUT. Моделирование на наборах: а - 100; б - 101; в - 110; г - 111 а б Рис. 9. Модель использования буфера во второй ступени мажоритара: а - передача сигнала 0; б - высокоимпедансное состояние при передаче сигнала 1 а б Рис. 10. Результаты динамического моделирования мажоритирования на основе тристабильных буферов без использования LUT: а - схема эксперимента; б - осциллограмма Возможность использования второй ступени буферов подтверждает модель на уровне транзисторов, представленная на рис. 9. Результаты динамического моделирования схемы на рис. 7, 8 представлены на рис. 10. Заключение. В ПЛИС Virtex фирмы Xilinx при реализации троирования с целью повышения радиационной стойкости аэрокосмической аппаратуры используются встроенные схемы выбора «2 из 3-х» или мажоритирования (голосования по большинству голосов - Majority Voter Circuit). В Virtex реализуются мажоритарные функции на основе внутренних буферных элементов с тремя состояниями на выходе, отсутствующие в ПЛИС других производителей. Моделирование такого мажоритара, использующего соединение выходов буферов с нагрузочным резистором (типа pullup), в системе схемотехнического моделирования National Instruments Electronics Workbench Group показало, что схема неработоспособна в связи с конфликтом сигналов на выходах буферов. Тем не менее, производитель утверждает, что при использовании логики горизонтальной шины конфликты исключены. Однако конкретное схемное решение не представлено, вероятно, производитель намеренно его не раскрывает. Предложенный в статье вариант реализации мажоритаров с использованием дополнительной ступени буферных элементов согласуется с логикой горизонтальной шины (Virtex Horizontal Bus Logic), так как на выходе каждого конфигурируемого логического блока указано два буферных элемента. Выполненное статическое и динамическое моделирование в системе схемотехнического моделирования National Instruments Electronics Workbench Group подтвердило работоспособность предложенных вариантов мажоритаров. В дальнейшем целесообразно рассмотреть вопрос резервирования внутри самих буферов в соответствии с принципами, изложенными в [11-14].

About the authors

S. F. Tyurin

Perm National Research Polytechnic University

Email: tyurinsergfeo@yandex.ru
29, Komsomol’skiy Av., Perm, 614990, Russian Federation

References

Supplementary files