Международный опыт разработки процессорных ядер RISC-V и программные инструменты с открытым кодом для их проектирования

Обложка

Цитировать

Полный текст

Открытый доступ Открытый доступ
Доступ закрыт Доступ предоставлен
Доступ закрыт Доступ платный или только для подписчиков

Аннотация

В статье рассмотрен опыт разработки процессорных ядер RISC-V коммерческого применения на примере процессоров компаний MIPS, SiFive, Alibaba Cloud Intelligence, а также академические проекты Rocket Chip Калифорнийского университета в Беркли и XiangShan Китайской академии наук.

Полный текст

Доступ закрыт

Об авторах

А. В. Строгонов

Воронежский государственный технический университет

Автор, ответственный за переписку.
Email: andreistrogonov@mail.ru

д.т.н., профессор кафедры твердотельной электроники

Россия, Воронеж

О. Бордюжа

Воронежский государственный лесотехнический университет
им. Г.Ф. Морозова

Email: journal@electronics.ru

к.т.н., старший преподаватель, факультет компьютерных наук и технологий, кафедра вычислительной техники и информационных систем

Россия, Воронеж

А. И. Строгонов

Воронежский государственный университет

Email: journal@electronics.ru

ассистент, факультет компьютерных наук, кафедра программирования и информационных технологий

Россия, Воронеж

Список литературы

  1. https://mips.com/products/risc-v/
  2. https://cnx-software.ru/2022/05/12/mips-predstavlyaet-mnogoproczessornye-ip-yadra-risc-v-evocore-p8700-i-i8500/?ysclid=ls7qn91n13121941829
  3. https://www.sifive.com/cores/performance-p550
  4. https://www.cnews.ru/news/top/2021-07-14_rosteh_potratit_desyatki
  5. https://se7en.ws/prismatrivaemsya-k-odnoplatnikam-na-risc-v-obzor-modulya-sipeed-lichee-rv-na-proczessore-allwinner-d1/?ysclid=lto9mqaq2o233855142
  6. https://github.com/chipsalliance/chisel
  7. https://www2.eecs.berkeley.edu/Pubs/TechRpts/2016/EECS-2016-17.html
  8. https://www2.eecs.berkeley.edu/Pubs/TechRpts/2016/EECS-2016-17.pdf
  9. https://ieeexplore.ieee.org/document/8203780
  10. https://www.mcu.by/risc-v-part-1/?ysclid=lsxpusaf41822205593
  11. https://habr.com/ru/articles/352928/
  12. https://docs.boom-core.org/en/latest/sections/intro-overview/boom.html
  13. https://docs.boom-core.org/en/latest/sections/branch-prediction/backing-predictor.html
  14. https://habr.com/ru/companies/selectel/articles/793564/
  15. Фролов В.А., Галактионов В.А., Санжаров В.В. Исследование технологии RISC-V // Труды ИСП РАН. 2020. Т. 32, вып. 2. С. 81–98. doi: 10.15514/ISPRAS-2020-32(2)-7
  16. https://habr.com/ru/articles/337000/
  17. Харрис С.Л. Харрис Д. Цифровая схемотехника и архитектура компьютера: RISC-V / Пер. с англ. В.С. Яценкова, А.Ю. Романова; под ред. А. Ю. Романова. М.: ДМК Пресс, 2021. 810 с.
  18. Строгонов А.В., Бордюжа О., Строгонов А.И. Эффективный подход в разработке управляющих автоматов микропроцессорных ядер ПЛИС // ЭЛЕКТРОНИКА: Наука, Технология, Бизнес. 2024. №1. С. 78–86
  19. https://www.allwinnertech.com/uploads/pdf/2021070515231402.pdf
  20. https://github.com/chipsalliance/rocket-chip

Дополнительные файлы

Доп. файлы
Действие
1. JATS XML
Скачать
2. Рис. 1. Блок-схема СнК, сгенерированная с помощью Rocket Chip, и набор программных инструментов A, B, C, D, E, F

Скачать (1016KB)
Метаданные
3. Рис. 2. Топология кристалла суперскалярного RV64G-процессора BROOM, изготовленного на фабрике TSMC по технологии 28 нм

Скачать (3MB)
Метаданные

© Строгонов А.В., Бордюжа О., Строгонов А.И., 2024