International experience in developing RISC-V processor cores and open source software tools for their design

封面

如何引用文章

全文:

开放存取 开放存取
受限制的访问 ##reader.subscriptionAccessGranted##
受限制的访问 订阅或者付费存取

详细

The article examines the experience of developing RISC-V processor cores for commercial use by the example of processors from MIPS, SiFive, Alibaba Cloud Intelligence, as well as academic projects Rocket Chip from the University of California at Berkeley and XiangShan from the Chinese Academy of Sciences.

全文:

受限制的访问

作者简介

A. Strogonov

Воронежский государственный технический университет

编辑信件的主要联系方式.
Email: andreistrogonov@mail.ru

д.т.н., профессор кафедры твердотельной электроники

俄罗斯联邦, Воронеж

O. Bordyuzha

Воронежский государственный лесотехнический университет
им. Г.Ф. Морозова

Email: journal@electronics.ru

к.т.н., старший преподаватель, факультет компьютерных наук и технологий, кафедра вычислительной техники и информационных систем

俄罗斯联邦, Воронеж

A. Strogonov

Воронежский государственный университет

Email: journal@electronics.ru

ассистент, факультет компьютерных наук, кафедра программирования и информационных технологий

俄罗斯联邦, Воронеж

参考

  1. https://mips.com/products/risc-v/
  2. https://cnx-software.ru/2022/05/12/mips-predstavlyaet-mnogoproczessornye-ip-yadra-risc-v-evocore-p8700-i-i8500/?ysclid=ls7qn91n13121941829
  3. https://www.sifive.com/cores/performance-p550
  4. https://www.cnews.ru/news/top/2021-07-14_rosteh_potratit_desyatki
  5. https://se7en.ws/prismatrivaemsya-k-odnoplatnikam-na-risc-v-obzor-modulya-sipeed-lichee-rv-na-proczessore-allwinner-d1/?ysclid=lto9mqaq2o233855142
  6. https://github.com/chipsalliance/chisel
  7. https://www2.eecs.berkeley.edu/Pubs/TechRpts/2016/EECS-2016-17.html
  8. https://www2.eecs.berkeley.edu/Pubs/TechRpts/2016/EECS-2016-17.pdf
  9. https://ieeexplore.ieee.org/document/8203780
  10. https://www.mcu.by/risc-v-part-1/?ysclid=lsxpusaf41822205593
  11. https://habr.com/ru/articles/352928/
  12. https://docs.boom-core.org/en/latest/sections/intro-overview/boom.html
  13. https://docs.boom-core.org/en/latest/sections/branch-prediction/backing-predictor.html
  14. https://habr.com/ru/companies/selectel/articles/793564/
  15. Фролов В.А., Галактионов В.А., Санжаров В.В. Исследование технологии RISC-V // Труды ИСП РАН. 2020. Т. 32, вып. 2. С. 81–98. doi: 10.15514/ISPRAS-2020-32(2)-7
  16. https://habr.com/ru/articles/337000/
  17. Харрис С.Л. Харрис Д. Цифровая схемотехника и архитектура компьютера: RISC-V / Пер. с англ. В.С. Яценкова, А.Ю. Романова; под ред. А. Ю. Романова. М.: ДМК Пресс, 2021. 810 с.
  18. Строгонов А.В., Бордюжа О., Строгонов А.И. Эффективный подход в разработке управляющих автоматов микропроцессорных ядер ПЛИС // ЭЛЕКТРОНИКА: Наука, Технология, Бизнес. 2024. №1. С. 78–86
  19. https://www.allwinnertech.com/uploads/pdf/2021070515231402.pdf
  20. https://github.com/chipsalliance/rocket-chip

补充文件

附件文件
动作
1. JATS XML
下载
2. Fig. 1. Block diagram of SnC generated with Rocket Chip and a set of software tools A, B, C, D, E, F

下载 (1016KB)
索引源数据
3. Fig. 2. Crystal topology of the superscalar RV64G BROOM processor fabricated at TSMC's 28nm fab

下载 (3MB)
索引源数据

版权所有 © Strogonov A.V., Bordyuzha O., Strogonov A.I., 2024