Формирование ячеек памяти захвата заряда на ловушках типа SONOS

Обложка

Цитировать

Полный текст

Открытый доступ Открытый доступ
Доступ закрыт Доступ предоставлен
Доступ закрыт Доступ платный или только для подписчиков

Аннотация

В данной работе предложен процесс создания ячейки памяти типа SONOS с улучшенной структурой в рамках КМОП маршрута по технологическим нормам 1,5 мкм с возможностью интеграции в кремниевую фотонику. Полученная память обладает напряжением записи 12 В и стирания –13 В. Скорость записи составляет 80 мс. Окно памяти составляет более 3 В при рабочем окне в 2 В.

Полный текст

Доступ закрыт

Об авторах

А. Э. Габдрахманов

Институт нанотехнологий микроэлектроники РАН

Автор, ответственный за переписку.
Email: amiro202020@gmail.com
ORCID iD: 0009-0002-1195-0944

инженер-технолог, Дизайн Центр «Гетерогенная интеграция»

Россия, Москва

Е. Н. Рыбачек

Научно-производственный комплекс «Технологический центр»

Email: amiro202020@gmail.com
ORCID iD: 0000-0002-3918-4391

с. н. с., к. т. н.

Россия, Зеленоград, Москва

Е. М. Еганова

Институт нанотехнологий микроэлектроники РАН

Email: amiro202020@gmail.com
ORCID iD: 0000-0001-6534-4179

с. н.с, к. т.н, Дизайн Центр «Гетерогенная интеграция»

Россия, Москва

Д. В. Рязанцев

Институт нанотехнологий микроэлектроники РАН

Email: amiro202020@gmail.com
ORCID iD: 0000-0001-8051-2425

с. н., Дизайн Центр «Гетерогенная интеграция»

Россия, Москва

Н. В. Комарова

Институт нанотехнологий микроэлектроники РАН

Email: amiro202020@gmail.com
ORCID iD: 0000-0002-6148-0971

инженер, к. х. н., Дизайн Центр «Гетерогенная интеграция»

Россия, Москва

А. Е. Кузнецов

Институт нанотехнологий микроэлектроники РАН

Email: amiro202020@gmail.com
ORCID iD: 0000-0002-1333-5294

с. н., д. т. н., Дизайн Центр «Гетерогенная интеграция»

Россия, Москва

Список литературы

  1. Korotcenkov G., Dimitrakis P., Valov I. Metal Oxides for Non-Volatile Memory: Materials, Technology and Applications (Elsevier Metal Oxides series) editors. – AE Amsterdam, Netherlands: Elsevier Inc; 2022. 509 p.
  2. Cypress SONOS Technology (White paper). Infineon SONOS non-volatile memory technology. URL: clck.ru/3ESjc2.
  3. Grajower M, Mazurski N, Shappir J, Levy U. Non-Volatile Silicon Photonics Using Nanoscale Flash Memory Technology. Laser & Photonics Reviews. 2018;12:1700190.
  4. Zhou Y, Han ST, Chen X, Wang F, Tang YB, Roy VAL. An upconverted photonic nonvolatile memory. Nature Communications. 2014 Aug 21;5(1):4720.
  5. Bhattacharyya A. Silicon Based Unified Memory Devices and Technology. Taylor&Francis Group. – Broken Sound Parkway NW: CRC Press; 2017. 545 p.
  6. Dimitrakis P. Charge-Trapping Non-Volatile Memories: Volume 2 – Emerging Materials and Structures. – Springer International Publishing; 2017. 215 p.
  7. Kim S.S, Yong S.K, Kim W, Kang S, Park H.W, Yoon K. J. et al. Review of Semiconductor Flash Memory Devices for Material and Process Issues. Advanced Materials. 2023;35:1–22.
  8. Chen PCY. Threshold-alterable Si-gate MOS devices. IEEE Trans Electron Devices. 1977 May;24(5):584–6.
  9. Wann C, Hu C. High endurance ultra-thin tunnel oxide for dynamic memory application. Electron Devices Meeting, 1988. IEDM ‘88. Technical Digest., International. 1996; 16(11):491–3. doi: 10.1109/IEDM.1995.499354
  10. Libsch F. R., White M. H. Charge transport and storage of low programming voltage SONOS/MONOS memory devices. Solid-State Electronics. 1990;33(1):105–26.
  11. Reinhardt K, Kern W. Handbook of Silicon Wafer Cleaning Technology. Third Edition. William Andrew; 2018. 794 p.
  12. Wu J. L., Kao C. H., Chien H. C., Tsai T. K., Chih Yuan L., Liao C. W. et al. Retention Reliability Improvement of SONOS Non-volatile Memory with N2O Oxidation Tunnel Oxide. Japanese Journal of Applied Physics. 2006 Oct 19;46(10):209–12.
  13. Adams D., Black J., Cunningham G., Lewis R., O’Brien J., Hand B. et al. A 256 kbit (32kx8) EEPROM for >200 °C Applications. Additional Conferences (Device Packaging, HiTEC, HiTEN, & CICMT). 2014;2014(HITEC):000136–41. doi: 10.4071/HITEC-WA11
  14. Wang Y., Zhao Y., Khan B. M., Doherty C. L., Krayer J. D., White M. A novel SONOS nonvolatile flash memory device using substrate hot-hole injection for write and gate tunneling for erase. Solid-State Electronics. 2004 Oct 1;48:2031–4.
  15. Chiang T. Y., Sheng Y., Wu Y. H., Yang W. High-program/erase-speed SONOS with in situ silicon nanocrystals. Electron Device Letters, IEEE. 2008;29:1148–51.
  16. Choi S., Yang H., Chang M., Baek S., Hwang H., Jeon S. et al. Memory characteristics of silicon nitride with silicon nanocrystals as a charge trapping layer of nonvolatile memory devices. Applied Physics Letters. 2005 Jun 13;86:901–3.
  17. Fujita S., Sasaki A. Dangling Bonds in Memory–Quality Silicon Nitride Films. J. Electrochem Soc. 1985 Feb 1;132(2):398–402.

Дополнительные файлы

Доп. файлы
Действие
1. JATS XML
Скачать
2. Рис. 1. Разрез структуры ячейки флэш-памяти: а) ячейка памяти с плавающим затвором; b) ячейка памяти захвата заряда на ловушках

Скачать (130KB)
Метаданные
3. Рис. 2. Ячейка памяти захвата заряда на ловушках: а) схема с толщинами затворных слоев и материалом слоев; b) топология тестовой структуры ячейки памяти; c) ПЭМ-изображение разреза изготовленной структуры

Скачать (627KB)
Метаданные
4. Рис. 3. Зависимости порогового напряжения от напряжения записи и стирания

Скачать (107KB)
Метаданные
5. Рис. 4. Зависимость порогового напряжения от длительности записи/стирания, для определения скорости записи и стирания

Скачать (92KB)
Метаданные

© Габдрахманов А.Э., Рыбачек Е.Н., Еганова Е.М., Рязанцев Д.В., Комарова Н.В., Кузнецов А.Е., 2024