DEVELOPMENT AND STUDY OF THE CONTROLLER TO PATHWAYS VME

Abstract


In this article a variant of realization of coupling controller of signal
processor ADSP-21364 on the base of PLIC with the pathways VWE is considered. The controller is realized on the base of PLIS Cyclone II family Altera - EP2C5Q208I8. Limited velocities of data exchange at maximum reliability at different operating condition are determined

References

  1. Пивоваров В.В., Юминов О.Б. Проектирование контроллера обмена данных между сигнальным процессором ADSP-21364 SHARC и магистралью микропроцессорных систем VME // Cб. докладов 5-й РНТК «Приборостроение в XXI веке. Интеграция науки, образования и производства». Ижевск, 2008. - С. 321-324.
  2. ГОСТ Р МЭК 821-2000. Магистраль микропроцессорных систем для обмена информацией, разрядностью от 1 до 4 байт (Магистраль VME). Госстандарт России, 2000. - 214 с.
  3. ADSP-2136x SHARC Processor Hardware Reference. Analog Devices, Inc. <http://www>. analog.com
  4. QUARTUS II handbook, Volume 1. Altera Corporation. <http://www.altera.com>

Statistics

Views

Abstract - 22

PDF (Russian) - 1

Cited-By


Article Metrics

Metrics Loading ...

Copyright (c) 2010 Khvorenkov V.V., Yuminov O.B., Pivovarov V.V.

Creative Commons License
This work is licensed under a Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International License.

This website uses cookies

You consent to our cookies if you continue to use our website.

About Cookies