FPGA FUNCTIONAL COMPLETE TOLERANT LOGIC ELEMENTS FOR AEROSPACE COMPUTER SYSTEMS

Full Text

Введение. Функционально полные (в смысле критериев Поста) толерантные элементы были предложены как распространение парадигмы структурно-устойчивых ЭВМ, предложенной профессором В. А. Харитоновым [1] на рубеже 90-х годов ХХ века, на уровень регистровых передач. Структурно-устойчивые ЭВМ обладают способностью к эмуляции требуемой системы команд при отказе отдельных команд из исходного множества. На эту идею натолкнула процедура покомандного диагностирования процессоров бортовых цифровых вычислительных комплексов для аэрокосмических применений. ФПТЛЭ, сохраняющие логический базис при отказах в рамках заданной модели, представлены в [2-5] как альтернатива «внутреннего» «внешнему» резервированию. В отличие от базисов И-НЕ, ИЛИ-НЕ ФПТЛЭ используют комбинирование операций И-НЕ, ИЛИ-НЕ. То есть речь идёт об активной отказоустойчивости, при которой остаточные базисы могут быть использованы для восстановления требуемой функции. Для этого необходима возможность реконфигурации схем из таких элементов, что реализовано в программируемых пользователем вентильных матрицах ППВМ - программируемых логических интегральных схемах ПЛИС типа FPGA. Предполагается, что имеются средства (встроенные или внешние) обнаружения факта отказа и определения конкретного состояния ФПТЛЭ. В дальнейшем были исследованы соответствующие ФПТ логические функции с учетом модели замыканий входов [6], множество которых оказалось подмножеством множества ФПТ-функций. Однако для пассивной отказоустойчивости целесообразней сохранять исходную базисную функцию, что и было предложено в [7], и это уже требует значительной избыточности. Таким образом, ФПТЛЭ можно разделить на ФПТ, сохраняющие базис в смысле теоремы Поста, и ФПТ, сохраняющие исходную функцию. И те, и другие - по классификации ПЛИС - мелкозернистые и крупнозернистые [8] (рис. 1). В дальнейшем получены ФПТЛЭ для парирования кратных отказов. Рассмотрим особенности вариантов ФПТЛЭ, парирующих в указанных выше смыслах однократные отказы. КМДП-реализация ФПТЛЭ для мелкозернистых ПЛИС. При модели отказов одного КМДП-транзистора или входа функциональная полнота сохраняется, например, для КМДП-структур 2ИЛИ-2И-НЕ, 2И-2ИЛИ-НЕ (рис. 2). Для сохранения базисной функции 2И-НЕ при модели однократных константных отказов транзисторов может быть использован элемент [9-12] (рис. 3). КМДП-реализация ФПТЛЭ, сохраняющих базис, для крупнозернистых ПЛИС. Простейший LUT [13] на две переменные (2-LUT) имеет вид, представленный на рис. 4. Для настройки на заданную логическую функцию двух переменных в четыре ячейки ОЗУ (SRAM) загружается соответствующая таблица истинности. При активации одного из 4-х путей в дереве транзисторов (рис. 4) переменными Х1, Х2 значение логической функции считывается из соответствующей ячейки ОЗУ и передаётся на выход OUT. Инверторы по переменным обеспечивают реализацию всех членов СДНФ. LUT на три переменные (3-LUT) представлен на рис. 5. В источниках указано, что оптимальным по быстродействию и сложности представления типовых логических функций является использование LUT на четыре переменных (4-LUT). Такой LUT для входных переменных A, B, C, D (настройка - 16 бит) с установленным на выходе функционально полным толерантным логическим элементом ФПТЛЭ [9-10; 14; 15] изображён на рис. 6. Такой LUT для входных переменных Х4, Х3, Х2, Х1 обеспечивает работоспособность в объёме своих «половинных» возможностей при отказе одного любого входа Х4, Х3, Х2, Х1 либо одного транзистора в дереве передающих транзисторов 1-30, либо в элементах-инверторах, либо в SRAM. То есть это ФПТ LUT. ФПТЛЭ на выходе (рис. 6) реализуется на основе FCTLE1 или FCTLE2, например, как на рис. 7. Такие ФПТ ЛЭ-инверторы, использующие так называемое расчетверение, могут быть установлены и вместо входных инверторов LUT, и вместо инверторов по данным. Для обнаружения ошибок при вычислении логических функций в LUT целесообразно использовать дополнительные средства [16], а для обнаружения неисправностей - [17]. Рис. 1. Классификация ФПТЛЭ а б Рис. 2. КМДП-схемы ФПТЛЭ-элементов, сохраняющих базис FCTLE1(а) и FCTLE2 (б) на основе КМДП-транзисторов VT1-VT8 Рис. 3. КМДП-схема ФПТЛЭ-элемента, сохраняющего функцию 2И-НЕ на основе КМДП-транзисторов T1-T16. При этом могут резервироваться и входы ФПТЛЭ Рис. 4. LUT на две переменные (2-LUT) Рис. 5. LUT на три переменные (3-LUT) Рис. 6. LUT на четыре переменные (4-LUT) с ФПТЛЭ на выходе, настроенным на реализацию инверсии КМДП-реализация ФПТЛЭ, сохраняющих исходную функцию, для крупнозернистых ПЛИС. Дальнейшее увеличение избыточности возможно путём резервирования передающих транзисторов (расчетверения передающих транзисторов). Однако непосредственно для 4-LUT это не может быть выполнено в силу ограничений Мида и Конвей на число последовательно соединённых транзисторов [18], поэтому в начале обеспечим резервирование 2-LUT (рис. 8). Тогда схема толерантна к отказу любого одного транзистора в каждой четвёрке. Для обеспечения толерантности SRAM на основе ФПТЛЭ-инвертора (рис. 7) предложена ячейка [19] (рис. 9). Для получения 3-LUT-FT предлагается схема, представленная на рис. 10. Соединение двух 3-LUT-FT через указанный на рис. 10 1-LUT-FT позволяет получить требуемый 4-LUT-FT. Сравнение изменения вероятности безотказной работы 4LUT без резервирования P(t) (168 транзисторов) предлагаемого 4LUT-ФПТЛЭ P(t)ftm, резервированной - троированной схемы P3(t) при интенсивности отказов 10 в минус пятой степени 1/час представлено на рис. 11. Рис. 7. ФПТЛЭ-инвертор Рис. 8. Отказоустойчивый LUT на две переменные (2-LUT-FT), инверторы-ФПТЛЭ Рис. 9. Отказоустойчивая SRAM Рис. 10. Отказоустойчивый LUT на три переменные (3-LUT-FT) Рис. 11. Графики изменения вероятности безотказной работы 4LUT без резервирования P(t) предлагаемого 4LUT-ФПТЛЭ P(t)ftm, резервированной - троированной схемы P3(t) при интенсивности отказов 10 в минус пятой степени 1/час Выводы. Таким образом, использование ФПТЛЭ позволяет сохранять логический базис как в мелкозернистых, так и в крупнозернистых ПЛИС при отказе одного любого транзистора, одного любого входа. При таких неисправностях есть возможность использования «половинных» возможностей элемента, а массив «поражённных» элементов после диагностики и реконфигурации обеспечивает синтез не всех, но наиболее важных функций. Введение существенной избыточности позволяет получить ФПТЛЭ, сохраняющих логическую функцию при отказах одного транзистора в каждой «четвёрке» транзисторов. Подобное «расчетверение» позволяет получить более высокую вероятность безотказной работы, чем троирование. При этом затраты на троирование равны 516 транзисторов (с учетом одного мажоритара) либо 540 - с учётом трёх мажоритаров. Затраты на реализацию предлагаемого ФПТЛЭ с сохранением логической функции с учётом декомпозиции 4LUT для удовлетворения требований Мида и Конвей равны 776 транзисторов, что примерно на 50 % больше по сравнению с затратами на троирование. Предложенные ФПТЛЭ могут быть использованы в так называемых адаптивных логических модулях АЛМ ПЛИС FPGA [20; 21] для RHBD-процессоров (Radiation Hardering by Design) и устройствах бортовых цифровых вычислительных комплексов, обеспечивающих радиационную стойкость посредством архитектурных решений [22].

About the authors

S. F. Tyurin

Perm National Research Polytechnic University

Email: tyurinsergfeo@yandex.ru
29, Komsomolsk Аv., Perm, 614990, Russian Federation

References

Supplementary files