VTR 8.1.0 CAD tools for exploring new FPGA architectures

Cover Page

Cite item

Full Text

Open Access Open Access
Restricted Access Access granted
Restricted Access Subscription or Fee Access

Abstract

The article discusses the open source VTR (Verilog-to-Routing) CAD tools version 8.1.0, developed by the international scientific community to explore advanced nano-design FPGA architectures and CAD algorithms such as logic synthesis, packaging, placement, and routing.

Full Text

Restricted Access

About the authors

A. V. Strogonov

Воронежский государственный технический университет

Author for correspondence.
Email: andreistrogonov@mail.ru

д.т.н., профессор кафедры твердотельной электроники

Russian Federation

K. Gopenko

Воронежский государственный технический университет

Email: andreistrogonov@mail.ru

кафедра твердотельной электроники, аспирант

Russian Federation

A. I. Strogonov

Воронежский государственный университет

Email: andreistrogonov@mail.ru

факультет компьютерных наук, кафедра программирования и информационных технологий, ассистент

Russian Federation

References

  1. Eldafrawy M., Boutros A., Yazdanshenas S., Betz V. FPGA Logic Block Architectures for Eicient Deep Learning Inference // ACM Transactions on Reconfigurable Technology and Systems, Vol. 13, No. 3, Article 12 (June 2020), 34 p.
  2. Строгонов А., Городков П. Реализация Verilog-проектов в базисе академических ПЛИС с применением САПР VTR 7.0 // Компоненты и технологии, 2017, № 5, C.74–79.
  3. Строгонов А., Городков П. САПР VTR8 как инструмент исследования новых архитектур ПЛИС // Компоненты и технологии, 2017, № 10, C. 106–110.
  4. Строгонов А., Горлов М., Городков П. САПР с открытым кодом для реализации проектов в академических ПЛИС // ЭЛЕКТРОНИКА: Наука, Технология, Бизнес. 2018. № 3. С. 146–154.
  5. Строгонов А., Кривчун М., Городков П. Обзор программных средств с открытым исходным кодом для исследования современных архитектур ПЛИС Xilinx // ЭЛЕКТРОНИКА: Наука, Технология, Бизнес. 2020. № 1. С. 100–107.
  6. Строгонов А., Городков П. Реализация Verilogпроектов в базисе заказных БИС и ПЛИС с применением синтезатора Yosys // ЭЛЕКТРОНИКА: Наука, Технология, Бизнес. 2017. № 5. С. 98–109.
  7. Строгонов А., Городков П. Современные тенденции развития ПЛИС от системной интеграции к искусственному интеллекту // ЭЛЕКТРОНИКА: Наука, Технология, Бизнес. 2020. № 4. С. 46–56.

Supplementary files

Supplementary Files
Action
1. JATS XML
Download
2. Fig. 1. Three design flows for academic FPGAs: VTR (Parmys+ ABC+VPR); Titan (Intel Quartus II+ VPR industrial CAD system) and Yosys+ ABC+VPR

Download (237KB)
Indexing metadata
3. Fig. 2. Architecture of HyperFlex routing resources for Stratix-10 and Agilex FPGAs

Download (77KB)
Indexing metadata
4. Fig. 3. A section of an FPGA matrix with nine ALMs and the routing connecting them: a – path pipelining using ALM registers; b – path pipelining using hyperregisters (possible options)

Download (203KB)
Indexing metadata
5. Fig. 4. A cluster of 10 ALMs with a double carry chain, implemented in the 4bit_adder_double_chain_arch.xml architectural file (a), and LUT configuration modes: 6-input and two 5-input LUTs with two common inputs to implement 8-LUT (b)

Download (82KB)
Indexing metadata
6. Fig. 5. ALM of the academic FPGA with a 4-bit hardware adder and additional multiplexers (highlighted in red) in the arithmetic mode (eight 3-LUTs, a 4-bit adder, four triggers), implemented in the architectural file 4bit_adder_double_chain_arch.xml of the VTR 8.1.0 CAD system

Download (2MB)
Indexing metadata
7. Fig. 6. Description of the inputs/outputs of the cluster (CIO) of 10 ALMs with a double carry chain in the architectural file 4bit_adder_double_chain_arch.xml

Download (145KB)
Indexing metadata
8. Fig. 7. Fragment of the FIR filter project, located in the basis of the academic FPGA, with the architectural file 4bit_adder_double_chain_arch.xml in the VTR 8.1.0 CAD system

Download (1MB)
Indexing metadata
9. Fig. 8. Multiplier (center) and its associated CLBs, as well as the global routing resources involved (routers in the routing channels are not shown)

Download (1MB)
Indexing metadata

Copyright (c) 2025 Strogonov A.V., Gopenko K., Strogonov A.I.