Development of domestic CAD systems for microelectronics design based on the Delta Design platform
- Autores: Malyshev N.1
-
Afiliações:
- ООО «ЭРЕМЕКС»
- Edição: Nº 1 (232) (2024)
- Páginas: 70-76
- Seção: CAD / CAE
- URL: https://journals.eco-vector.com/1992-4178/article/view/628886
- DOI: https://doi.org/10.22184/1992-4178.2024.232.1.70.76
- ID: 628886
Citar
Texto integral
![Acesso aberto](https://journals.eco-vector.com/lib/pkp/templates/images/icons/text_open.png)
![Acesso é fechado](https://journals.eco-vector.com/lib/pkp/templates/images/icons/text_unlock.png)
![Acesso é fechado](https://journals.eco-vector.com/lib/pkp/templates/images/icons/text_lock.png)
Resumo
The article considers the development of the Delta Design Simtera IC software package from EREMEX. Information about the functionality and features of this package is provided.
Palavras-chave
Texto integral
![Acesso é fechado](https://journals.eco-vector.com/lib/pkp/templates/images/icons/text_lock.png)
Sobre autores
N. Malyshev
ООО «ЭРЕМЕКС»
Autor responsável pela correspondência
Email: malyshev.n@eremex.ru
ведущий разработчик
RússiaBibliografia
- Попов С. DeltaCAM – инструмент подготовки производственных файлов // Управление и производство. 2021. Вып. 9. С. 22–28. https://sapr.ru/article/26299
- Смирнов А., Гимеин А. Схемотехническое моделирование в Delta Design SimOne. Ч. 2 // Современная Электроника. 2022. Вып. 9. С. 34–37.
- Малышев Н., Поляков А. Библиотеки HDL-тестов для систем моделирования цифровой аппаратуры. Отечественная САПР проектирования микроэлектроники. Ч. 1 // Современная Электроника. 2023. Вып. 9. С. 12–15.
- https://t.me/+ZnqV7hCNviAxYzMy
- Hansen M.C. Verilog Behavioral description of the TI 74181 Circuit. https://web.eecs.umich.edu/~jhayes/iscas.restore/74181b.v
- Шумилин С. ПЛИС М3, ОКР «Бриллиант». https://www.milandr.ru/upload/iblock/60c/60cdbff6fae9ad208ada6109a1f3cd9f.pdf
- Лузин С.Ю. Математическое обеспечение синтеза минимальных форм представления переключательных функций для САПР БИС. Санкт-Петербург, 2001, ОАО «НИИ «ЗВЕЗДА», Диссертация на соискание ученой степени доктора технических наук, на правах рукописи.
- Gao M., Jiang J-H., Jiang Y., Li Y., Mishchenko A., Sinha S., Villa T., Brayton R. Optimization of Multi-Valued Multi-Level Networks, In Proc, 32nd IEEE International Symposium on Multiple-Valued Logic (ISMVL’02), Boston, MA, USA, May 2002. P. 168–177. Доступно по ссылке: https://people.eecs.berkeley.edu/~alanmi/publications/2002/ismvl02.pdf
- https://github.com/The-OpenROAD-Project/OpenLane
- https://github.com/google/skywater-pdk
Arquivos suplementares
Arquivos suplementares
Ação
1.
JATS XML
2.
Fig. 1. Library component creation windows: a - D-trigger notation; b - Verilog model of D-trigger
Baixar (1MB)
3.
Fig. 2. Workspace for working with a digital project presented in schematic form. From left to right - project panel, built-in component library, circuit editor, oscilloscope with the results of project modeling
Baixar (2MB)
4.
Fig. 3. Result obtained when synthesizing Verilog project by Liberty-library in Delta Design Simtera IC
Baixar (2MB)
Baixar (93KB)
Baixar (440KB)
Baixar (563KB)
Baixar (1MB)
![](/img/style/loading.gif)