Some aspects of the development of IC testing and verification methodologies

Мұқаба

Дәйексөз келтіру

Толық мәтін

Ашық рұқсат Ашық рұқсат
Рұқсат жабық Рұқсат берілді
Рұқсат жабық Рұқсат ақылы немесе тек жазылушылар үшін

Аннотация

With the adoption of ever smaller design rules, the increasing use of 3D designs and heterogenous (with diverse design rules and functionality) multi-chip/multi-chiplet modules, the need for new verification methods arises.

Толық мәтін

Рұқсат жабық

Авторлар туралы

M. Makushin

НОБ «Военные науки и оборонная промышленность» БРЭ

Хат алмасуға жауапты Автор.
Email: journal@electronics.ru

ведущий научный редактор

Ресей

Әдебиет тізімі

  1. Bailey B. Improving Verification Methodologies // Semiconductor Engineering. 2025. February 27ʰᵗ.
  2. Peters L. Making The Most of Test Resources // Semiconductor Engineering. 2025. September 9ʰᵗ.
  3. Foster H. How AI And Connected Workflows Will Close The Verification Bottleneck // Semiconductor Engineering. 2025. March 27ʰᵗ.
  4. Peters L. Automation And AI Improve Failure Analysis // Semiconductor Engineering. 2025. March 11ʰᵗ.
  5. Haley G. E-Beam Inspection Proves Essential For Advanced Nodes // Semiconductor Engineering. 2025. May 8ʰᵗ.

Қосымша файлдар

Қосымша файлдар
Әрекет
1. JATS XML
2. Fig. 1. Errors identified at each stage of development.

Жүктеу (481KB)
3. Fig. 2. The number of successful IS creation projects is declining.

Жүктеу (89KB)
4. Fig. 3. Locations of hidden defects on the wafer, detected by electron beam inspection tools with a resolution of 5 nm.

Жүктеу (1MB)

© Makushin M., 2025